专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果324个,建议您升级VIP下载更多相关专利
  • [发明专利]CML信号逻辑系列之间转换的系统和方法-CN200980148351.4有效
  • D·伯纳德;G·A·维德迈尔;J·C·施弗 - 国际商业机器公司
  • 2009-11-20 - 2011-11-09 - H03K19/0185
  • 一种系统,包括:第一CML缓冲器,被配置为接收第一偏置信号和第一CML逻辑系列的第一CML信号。所述第一CML缓冲器基于所述第一CML信号和所述第一偏置信号生成所述第一CML逻辑系列的第二CML信号。第一耦合电容器模块耦合至所述第一CML缓冲器。所述第一耦合电容器模块接收所述第二CML信号以及基于所述第CML信号生成第三CML信号。第二CML缓冲器耦合至所述耦合电容器模块,并且接收第二偏置信号和所述第三CML信号,生成第二CML逻辑系列的第四CML信号。反馈模块耦合至所述第二CML缓冲器,并且接收所述第四CML信号和生成第五CML信号。所述第二CML缓冲器基于所述第二偏置信号、所述第三CML信号、和所述第五CML信号生成所述第四CML信号。
  • cml信号逻辑系列之间转换系统方法
  • [实用新型]一种占空比调整电路-CN201320622979.7有效
  • 赵鹏 - 成都国腾电子技术股份有限公司
  • 2013-10-10 - 2014-04-16 - H03K3/017
  • 本实用新型公开了一种占空比调整电路,它包括单级CML_Latch、两级CML_Latch和CML_AND,差分时钟CLK分别与单级CML_Latch和两级CML_Latch的时钟信号输入端相连,差分信号Vin与两级CML_Latch的差分信号输入端相连,两级CML_Latch的差分信号输出端与单级CML_Latch的差分信号输入端相连,CML_AND的第一输入与单级CML_Latch的差分信号输出端相连,CML_AND的第二输入与两级CML_Latch的差分信号输出端相连。本实用新型通过单级CML_Latch、两级CML_Latch和CML_AND便可实现占空比的调整,结构简单;当高电平比低电平周期数多一个时钟周期数的时候,首先通过单级CML_Latch使输出滞后输入半个时钟周期,然后单级CML_Latch的输入和输出经过CML_AND,将高电平的半个周期变为低电平,从而将非50%占空比的信号调整为占空比为50%的信号,实现分频比为奇数时的占空比50%调整,适用范围广。
  • 一种调整电路
  • [发明专利]一种宽频率范围的二分频电路-CN202010559268.4在审
  • 王三路 - 西安博瑞集信电子科技有限公司
  • 2020-06-18 - 2020-09-11 - H03L7/18
  • 本发明公开了一种宽频率范围的二分频电路,包括两个CML电路和两个开关电容阵列:第一级开关电容阵列和第二级开关电容阵列;第一级CML电路的时钟输入端CLKP与第二级CML电路的时钟输入端CLKN连接,第一级CML电路的时钟输入端CLKN与第二级CML电路的时钟输入端CLKP连接;第一级CML电路的信号输出端Qp和Qn分别与第二级CML电路的信号输入端Dp和Dn相连接;第二级CML电路的信号输出端Qp和Qn分别与第一级CML电路的信号输入端Dn和Dp相连接;第一级开关电容阵列的信号输入端VIN+和VIN‑分别与第一级CML电路的信号输出端Qp和Qn连接;第二级开关电容阵列的信号输入端VIN+和VIN‑分别与第二级CML电路的信号输出端Qp和Qn连接。
  • 一种宽频范围分频电路
  • [实用新型]一种宽频率范围的二分频电路-CN202021145407.0有效
  • 王三路 - 西安博瑞集信电子科技有限公司
  • 2020-06-18 - 2021-01-15 - H03L7/18
  • 本实用新型公开了一种宽频率范围的二分频电路,包括两个CML电路和两个开关电容阵列:第一级开关电容阵列和第二级开关电容阵列;第一级CML电路的时钟输入端CLKP与第二级CML电路的时钟输入端CLKN连接,第一级CML电路的时钟输入端CLKN与第二级CML电路的时钟输入端CLKP连接;第一级CML电路的信号输出端Qp和Qn分别与第二级CML电路的信号输入端Dp和Dn相连接;第二级CML电路的信号输出端Qp和Qn分别与第一级CML电路的信号输入端Dn和Dp相连接;第一级开关电容阵列的信号输入端VIN+和VIN‑分别与第一级CML电路的信号输出端Qp和Qn连接;第二级开关电容阵列的信号输入端VIN+和VIN‑分别与第二级CML电路的信号输出端Qp和Qn连接。
  • 一种宽频范围分频电路
  • [发明专利]一种二点五小数分频器-CN202211457007.7在审
  • 李宇根;纪宣胜;王志华 - 清华大学
  • 2022-11-21 - 2023-04-04 - H03K21/02
  • 本发明提供了一种二点五小数分频器,包括:分频模块;所述分频模块包括:第一CML锁存器、第二CML锁存器、第三CML锁存器、第四CML锁存器、第五CML锁存器、第六CML锁存器和逻辑门;所述逻辑门是与门,通过本发明实施例提供的二点五小数分频器,不需要设置延时单元和数字校准电路,可有效降低电源电压、温度变化等影响,对电源电压、温度变化的鲁棒性较强,具有较高的稳定性;该分频模块主要由CML电路构建而成,结构简单
  • 一种二点五小数分频器
  • [发明专利]高速CML锁存器-CN201410088168.2有效
  • 王源;张雪琳;贾嵩;张钢刚;张兴 - 北京大学
  • 2014-03-11 - 2017-01-18 - H03K19/094
  • 本发明公开了一种高速CML锁存器,所述CML锁存器在传统的CML锁存器的基础上增加一个NMOS晶体管,利用晶体管来提升锁存支路的偏置电流,从而使锁存支路达到更高的放大增益,起到提升电路速度的作用。本发明的高速CML锁存器相比于传统CML锁存器,其功耗增加了很少,工作频率高达15.2Hz,实现了在控制功耗的前提下提高工作速度的目的。
  • 高速cml锁存器
  • [发明专利]一种基于FPGA实现CML数字视频接口的方法-CN202210565010.4在审
  • 岳良平;鲁万军;高嵩;李豪;张珂 - 北京航宇创通技术股份有限公司
  • 2022-05-23 - 2022-11-01 - H04N7/14
  • 本发明涉及数字视频接口领域,是一种基于FPGA实现CML数字视频接口的方法。包括硬件和软件,硬件含FPGA处理模块、视频编解码模块,软件含CML数字视频生成模块、TLK1501配置模块、GTX接口配置模块和CML数字视频解码校验模块,FPGA处理模块包括FPGA芯片及外部配套电路,该芯片使用Xlinx公司的Zynq7000系列XC7Z045‑2FFG900I型复杂可编程逻辑器件,为FPGA+ARM的多核异构逻辑器件,用于产生CML数字视频并行数据流、TLK1501配置、GTX接口配置和CML数字视频解码校验,视频编解码模块含CML数字视频编解码芯片及外部配套电路,该芯片使用TI公司的TLK1501IRCP。本发明提供一种采用FPGA实现CML数字视频接口的方法。
  • 一种基于fpga实现cml数字视频接口方法
  • [发明专利]半导体装置-CN201010180408.3无效
  • 宋泽相;权大汉;李骏宇 - 海力士半导体有限公司
  • 2010-05-14 - 2011-05-25 - H03K19/0175
  • 一种半导体装置,包括:摆动电平偏移单元,其被配置成将第一供电电压用作供电电压,接收绕第一电压电平摆动的电流模式逻辑(CML)时钟,且将该CML时钟的摆动参考电压电平偏移至低于第一电压电平的第二电压电平;及CML时钟传输缓冲单元,其被配置成将第二供电电压用作供电电压,并缓冲自该摆动电平偏移单元传输且绕第二电压电平摆动的CML时钟。
  • 半导体装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top